

SUJET D'ETUDE DOCTORALE

Amélioration des commutations des transistors SiC en termes de pertes et de surtension grâce à un pilotage adapté

Contacts :

- Mickael Petit, Maitre de Conférence SATIE-CNAM :
mickael.petit@satie.ens-cachan.fr - 01.47.40.21.08 / 01.58.80.84.38
- Stéphane Lefebvre, Professeur des Université, SATIE-CNAM :
stephane.lefebvre@satie.ens-cachan.fr - 01.47.40.21.08 / 01.58.80.88.74
- Serge Loudot, Ingénierie DEA-IRB Renault
serge.loudot@renault.com - 01 76 85 25 26

Entreprise partenaire : Groupe Renault

DEA – IRE

E-technologies & systèmes avancés / E-technologies & Advanced systems

API : FR TCR RUC 3 63

1, Avenue du golf - 78084 Guyancourt

Tel. : +33 1 76 85 25 26

Laboratoire d'accueil : Laboratoire SATIE, site ENS Paris Saclay.

61 Avenue du président Wilson

94235 Cachan

01.47.40.21.13.

<http://satie.ens-paris-saclay.fr/>

Le SATIE est un **laboratoire de recherche** en sciences de l'ingénieur appliquées, qui se consacre aux systèmes et applications des technologies de l'information et de l'énergie.

Nous sommes unité mixte de recherche du CNRS comptant **220 personnes**.

Nos tutelles sont le CNRS, l'ENS Paris-Saclay, l'ENS Rennes, le CNAM Paris, l'Université de Cergy Pontoise, l'Université de Paris Sud et l'IFSTTAR.

Le champ scientifique de nos recherches s'étend de l'électrical engineering à la physique appliquée en passant par la physique des systèmes et des biomicrosystèmes.

Depuis quelques années, les composants à grand gap, tel que le SiC se développent. Leurs principaux intérêts résident dans leur tenue en tension et dans leur capacité à commuter rapidement, réduisant d'autant les pertes et les volumes des systèmes de refroidissement. Cependant, cette rapidité de commutation n'est pas sans impacts sur le circuit électrique environnant le composant. Les forts $\frac{d}{dt}i(t)$ entraînent des surtensions au blocage du composant, pouvant être destructives pour ce dernier. De la même manière, les forts $\frac{d}{dt}v(t)$ provoquent la circulation de courants de mode commun, mettant en péril le fonctionnement même du convertisseur. A contrario, une variation lente de ces grandeurs engendre des pertes importantes à la commutation. Il existe alors un compromis difficile à appréhender entre la CEM et la thermique [1].

Afin d'améliorer ce compromis, une solution consisterait à contrôler, au cours de la commutation, les variations des grandeurs électriques $\frac{d}{dt}i(t)$ et $\frac{d}{dt}v(t)$. Celles-ci sont directement contrôlables par le courant grille [2]–[4]. Les drivers actuels pilotent la grille en tension à travers une résistance de grille R_g . Cette solution, simple et économique, permet de choisir des valeurs fixes des variations des grandeurs électriques mais ne permettent pas leur contrôle en temps réel.

Le sujet de thèse que nous proposons a pour objectif l'étude et la conception d'un driver permettant le contrôle dynamique des commutations sans dégrader ses fonctions essentielles. Il s'agit notamment de protéger le composant contre les courts-circuits, assurer son isolation galvanique ou encore contrôler les temps morts.

L'étude se composera de plusieurs étapes clés :

Dans un premier temps, le doctorant réalisera une étude bibliographique exhaustive sur les structures de driver permettant un pilotage du courant de grille. Les références [4]–[10] donnent un exemple des structures déjà étudiées.

Une seconde étape consistera à modéliser finement les commutations des transistors Si et SiC avec différentes stratégies de contrôle de grille. Cette étude pourra se baser sur des études déjà menées au sein du laboratoire SATIE [11], [12]. Cette étude permettra de connaître l'impact du contrôle du courant de grille sur le courant de drain.

Dans un troisième temps, le doctorant réalisera un driver et quantifiera les améliorations par rapport à un driver commercial existant. Le pilotage des fronts de commutation nécessitera l'utilisation de systèmes électroniques numériques adapté (FPGA, μ Contrôleur,...)

Enfin, ce nouveau driver pourra être mis en œuvre dans un convertisseur de type onduleur de traction afin d'en évaluer les performances sur des systèmes représentatifs d'un fonctionnement classique.

Bibliographie

- [1] A. Schindler, B. Koepl, et B. Wicht, « EMC and switching loss improvement for fast switching power stages by di/dt, dv/dt optimization with 10ns variable current source gate driver », in *2015 10th International Workshop on the Electromagnetic Compatibility of Integrated Circuits (EMC Compo)*, 2015, p. 18-23.
- [2] W. Eberle, Z. Zhang, Y. F. Liu, et P. C. Sen, « A Current Source Gate Driver Achieving Switching Loss Savings and Gate Energy Recovery at 1-MHz », *IEEE Transactions on Power Electronics*, vol. 23, n° 2, p. 678-691, mars 2008.
- [3] I. A. Mashhadi, B. Soleymani, e adib, et h farzanehfard, « A Dual-Switch Discontinuous Current-Source Gate Driver For Narrow On-Time Buck Converter », *IEEE Transactions on Power Electronics*, vol. PP, n° 99, p. 1-1, 2017.
- [4] D. Domes, R. Werner, W. Hofmann, K. Domes, et S. Krauß, « A new, universal and fast switching gate-drive-concept for SiC-JFETs based on current source principle », in *2006 37th IEEE Power Electronics Specialists Conference*, 2006, p. 1-6.
- [5] L. Shu, J. Zhang, F. Peng, et Z. Chen, « Active Current Source IGBT Gate Drive With Closed-Loop di/dt and dv/dt Control », *IEEE Transactions on Power Electronics*, vol. 32, n° 5, p. 3787-3796, mai 2017.
- [6] Z. x Chen, L. s Ge, Q. Hui, et Y. f Liu, « An accurate loss model for current-source gate driver with interleaving BUCK converter », in *2010 IEEE Energy Conversion Congress and Exposition*, 2010, p. 3509-3515.
- [7] Y. H. Li et V. R. K. Kanamarlapudi, « A Generic Gate Driver for SiC MOSFETs with adjustable Positive and Negative Rail Voltage », in *2018 Asian Conference on Energy, Power and Transportation Electrification (ACEPT)*, 2018, p. 1-5.
- [8] Y. Chen, F. Zhuo, W. Pan, F. Zhang, et L. Feng, « A novel active gate driver for static and dynamic current balancing of parallel-connected IGBTs », in *2017 IEEE Applied Power Electronics Conference and Exposition (APEC)*, 2017, p. 795-799.
- [9] L. Zhang, P. Liu, A. Q. Huang, S. Guo, et R. Yu, « An improved SiC MOSFET-gate driver integrated power module with ultra low stray inductances », in *2017 IEEE 5th Workshop on Wide Bandgap Power Devices and Applications (WiPDA)*, 2017, p. 342-345.
- [10] « Isolated half-bridge gate driver with integrated high-side supply », in *2008 IEEE Power Electronics Specialists Conference*, 2008, p. 3615-3618.
- [11] D. Othman, « Etude d'interrupteurs en carbure de silicium et potentiel d'utilisation dans des applications aéronautiques », déc. 2015.
- [12] S. Lefebvre et Miserey, Francis, REF : 9782743007195 *Composants à semi-conducteur pour l'électronique de puissance*, Tec & Doc Lavoisier. 2004.